推荐:无印良品北京招聘管理人才 优衣库(上海、北京)招聘店长候补  本田(上海)招聘市场部品牌人员 国誉易优百北京销售招聘

求职搜索: 收藏本页

首页 > 校园招聘 > 中国科技大学 >

美国奥加中国研发机构2007校园宣讲会

2006-12-14 来自 中国科技大学


发信人: moonwater (小乐乐大乐了|独乐乐不如众乐乐), 信区: Job
标  题: 美国奥加中国研发机构2007校园宣讲会
发信站: 瀚海星云 (2006年12月14日10:42:49 星期四), 站内信件 WWWPOST

  
http://job.gucas.ac.cn/news/hire.asp?id=3550 

Subject : 美国奥加中国研发机构校园宣讲会

 

Content : 

 

美国奥加(AGEIA)科技股份有限公司(中国)招聘     

 

AGEIA公司是世界领先的芯片公司,致力于交互式现实技术研究,研发应用于该领域的新
一代向量计算并行处理加速器和相关解决方案,具有雄厚的投资规模。拥有世界上领先
的PhysXTM产品:专用物理模拟处理器(PPU),这代表一种全新技术使虚拟世界可以与
交互式的现实世界相媲美。 

为适应中国研发中心发展需求,公司计划招聘优秀工程师和部门经理职位。所有的职位
都提供绝对有竞争力的薪金待遇和发展机会。 

 

同时也欢迎优秀的应届研究生、博士生应聘相关职位

AGEIATMTechnologies Inc. is a fabless semiconductor company dedicated to 
delivering pervasive interactive reality to next-generation 3D games. Its 
flagship product, the PhysXTM chip, is leading dedicated Physics Processing 
Unit (PPU) - a completely new hardware category that bridges the gap between 
virtual worlds in game and responsive physical reality. The PhysX chip 
allows developers to use active physics-based environments for a more life-
like entertainment experience. 

We invite smart, experienced and aggressive members of R&D on board. All 
positions provide very competitive salary, benefits and wealth creation 
opportunity. 

电子邮件: hiring@ageia.com 
公司网站: http://www.ageia.com 

 

工作地点:北京。

我们会通过电话及Email方式及时通知合格候选人参加面试

 

其他职位详情,请查询http://jobs.ageia.com.cn 并请注明申请职位名称

 

 

 

 

 

 

 

 Campus Activity Calendar 

 

学校
 日期
 时间
 地点
 
北京工业大学
 20-Dec-06
 10:00
 第二实验楼1407
 
北京大学
 21-Dec-06
 14:00
 理工二号楼2129室
 
中国科学科院研究生院
 21-Dec-06
 19:00
 中关村教学楼S-106室
 
清华大学
 10-Jan-07
 10:00
 待定
 


其他安排将持续更新,敬请关注。
 

此次校园招聘,将本着认真对待每一位职位申请者的原则,我们将现场收取简历并由我
们的部门经理进行人工简历筛选

 

Part of JD 

AGEIA Position Specification
 

Position:  Senior IC Physical Design Engineer

PRIMARY RESPONSIBILITY:  Key member of the Hardware Engineering team who 
will be working  on floorplanning, timing closure and optimization and 
physical verification.

 

DESCRIPTION:  We are looking for a self-motivated, team-oriented senior IC 
physical design engineer. This person will be working with a team to deliver 
complex physics processing ASICs using leading-edge digital silicon 
technology. Responsibilities include working on high-speed ASICs from 
conceptual studies to silicon. Ability to analyze a design for power, 
timing, area and yield and refining the development methodology to support 
high performance power optimized solution is required. The applicant should 
have proven successful tape-out experience of complex ASICs. The applicant 
should be able to demonstrate a deep understanding of deep sub-micron 
effects and their impact on a chosen design methodology. 

 

 

REQUIRED KNOWLEDGE & EDUCATION: 

University degree in Electrical Engineering, Computer Engineering or 
equivalent industry experience 
5 years ASIC development or related experience 
3+ years of direct layout experience in a leading technical position 
Demonstrated experience in: 
1.       Solid understanding of physical design flows and tools 

2.       High performance designs in 130 nm or below

3.       Understanding of power management and power optimizations

4.       Understanding of design for yield 

5.       Detailed understanding of timing closure challenges (OCV, SI, skew) 
and related tools (timing driven placement, clock planning, timing analysis, 
statistical timing, extraction, SI-Crosstalk analyis)

6.       Experience with formal verification (Verplex)

7.       Experience with Primetime

8.       Scripting (Scheme/tcl/shell/Perl)

9.       Strong experience with either Magma, Cadence, Synopsys Flow

10.   Mentor Graphics Calibre (LVS, DRC, and RVE)

11.   Experience with Cadence Virtuoso is a plus

12.   Working knowledge with Unix/Linux OS

Leadership skills 
Proven ability to meet deadlines/successful completion of deliverables 
Established track record of working on complex SOCs 
Ability to communicate and work well with other departments 
Ability to work under pressure 
Analytical, thorough, resourceful and detail-oriented 
Self-motivated, hardworking, flexible 
Experience working with distributed teams is plus
 

AGEIA Position Specification
 

Position:  Senior Verification Lead

 

PRIMARY RESPONSIBILITY:  Key member of the Hardware Engineering team who 
will be responsible for leading a team of ASIC/SOC verification in our 
Beijing office.

 

DESCRIPTION:  We are looking for a self-motivated, team-oriented senior 
ASIC/SOC verification team leader. This person will be working with a team 
to deliver complex physics processing ASICs using leading-edge silicon 
technology. Responsibilities include working on high-speed ASICs from 
specification to silicon, and assisting in ASIC bring-up. Ability to code-up 
test-benches specialized for unit-level testing, multi-unit testing and full 
chip testing in Verilog or SystemVerilog is required. The applicant should 
have proven successful tape-out experience of complex ASICs. In addition to 
testing the applicant should be able to demonstrate identification of 
verification metrics as well as to implement support for verification metric 
tracking. Diligence in tracking down open issues to closure required.

 

REQUIRED KNOWLEDGE & EDUCATION: 

University degree in Electrical Engineering, Computer Engineering or 
equivalent industry experience 
5 years ASIC development or related experience 
3+ years of direct verification experience in a leading technical position 
Demonstrated experience in: 
13.   Solid understanding in testbench design and implementation

14.   Verilog experience is a must

15.   High performance designs in 130 nm or below

16.   Understanding of verification metrics and coverage

17.   Understanding of formal verification approaches is a plus

18.   Scripting (Perl/shell) and makefiles

19.   SystemVerilog is a strong plus

20.   C-programming is a strong plus

21.   Multi-core processor architecture is plus

Excellent communication skills, both written and verbal 
Leadership skills 
Proven ability to meet deadlines/successful completion of deliverables 
Established track record of delivering complex SOC verification projects 
Ability to communicate and work well with other departments 
Ability to work under pressure 
Analytical, thorough, resourceful and detail-oriented 
Self-motivated, hardworking, flexible 
Experience working with distributed teams is plus
 

AGEIA Position Specification
Position:  Director of Silicon Engineering

 

 

PRIMARY RESPONSIBILITY:  Key member of the Hardware Engineering team who 
will be responsible for hiring a team of professionals VLSI engineers, as 
well as managing and directing the design activities in our Beijing office.

 

DESCRIPTION:  The primary role of the Director of ASIC Engineering will be 
to ensure the proficient execution of the ASIC/SOC implementation activities 
in the Beijing VLSI Engineering group of AGEIA, while ensuring the effective 
and efficient use of development personnel. In this position, the incumbent 
will lead a team of leads, developers, and support personnel. You will also 
be responsible for collaborating closely with our Architectural team, System 
Engineering, Software Engineering, Product Engineering. You will be 
responsible for not only the development of new products but also required 
to manage sustaining engineering for shipping products as required.

 

REQUIRED KNOWLEDGE & EDUCATION: 

University degree in Electrical Engineering, Computer Engineering or 
equivalent industry experience 
8 years ASIC development or related experience 
5+ years of direct management experience 
Demonstrated experience in: 
Multi-core processor architecture is plus 
High performance designs in 130 nm or below 
Design for power efficiency 
COT Flow 
Understanding of full custom design flow 
Integrating of 3rd party IP 
Design for manufacturability and reliability 
Excellent communication skills, both written and verbal 
Exceptional leadership/people management skills 
Proven ability to meet deadlines/successful completion of deliverables 
Established track record of delivering complex SOC designs into production 
at least in 130nm 
Strong internal relationship management skills 
Ability to communicate and work well with other departments 
Excellent time management skills 
Ability to work under pressure 
Analytical, thorough, resourceful and detail-oriented 
Self-motivated, hardworking, flexible 
Experience working with distributed teams
 
 


本周招聘信息精选:

  • 富士通2008应届毕业生校园招聘(2008-08-12)
  • 本田(上海)招聘汽车市场调研业务人员(2008-08-12)
  • 无印良品(北京、上海)2008招聘(2008-08-12)
  • 优衣库(北京、上海)店长招聘(2008-08-12)
  • 国誉易优百销售招聘(应届生可) (2008-08-12)
  • 本田(上海)招聘摩托车市场部品牌人员(2008-08-12)
  • 理光公司(上海)招聘软件开发人员(2008-08-12)





  • *小提示:本信息由JobYoo聚合自中国科技大学瀚海星云,通过原文可了解更多信息;本信息仅供参考,请自辨真伪,并请注意有些招聘信息可能只针对信息来源院校的学生。


    我要点评】 【我要收藏





    校园招聘小贴士

    * 你知道吗?

    本站的招聘信息主要来自:
    ·112个高校就业网、BBS讨论区
    ·51job、Chinahr等知名人才网
    ·名企外企等各类企业的官方站点
    ·各企业自行提交的最新招聘信息
    这些丰富可信的来源确保了毕业生来JobYoo找招聘信息简单实用。

    本站对每一条招聘信息,都亲自审阅、细心权衡,努力做到:
    严格把关,杜绝虚假招聘;
    认真审核,删除重复信息;
    仔细筛选,只选择适合应届毕业生的招聘信息;

    * 今天又更新了很多招聘信息,不妨到本站首页看 看!为方便日后访问,也可以把本站添加到收藏夹




    日立集团最新招聘计划

    奥林巴斯(上海)招聘大客户经理

    欧力士融资租赁(中国)有限公司招聘营业担当

    奥林巴斯(上海)招聘财务

    上海瑞可利广告有限公司招聘客户销售

    大金空调技术(上海)有限公司-服务中心干部兼服务中心所长候补

    三井化学(上海)有限公司招聘技术支持

    发那科机器人聘总经理秘书

    日本洋马发动机招聘销售

    洋马发动机聘测试工程师

    北京瑞可利广告有限公司平面设计

    丰田合成(上海)商务咨询有限公司营业担当

    無印良品北京新店招店长候补

    国誉易优百销售招聘(应届生可)

    Google